<manifestation xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:tucdl="http://purl.tuc.gr/dl/dias/schemas/aip/tucdl/" xmlns="http://purl.tuc.gr/dl/dias/schemas/aip/tucdl/" keyIdentifier="http://purl.tuc.gr/dl/dias/48A9CEA0-715B-4169-B9E9-336FD4990270" xsi:schemaLocation="http://purl.tuc.gr/dl/dias/schemas/aip/tucdl/ http://purl.tuc.gr/dl/dias/schemas/aip/tucdl"><titleOfTheManifestation>Mellos_Alexandros_Dip_2018.pdf</titleOfTheManifestation><isEmbodimentOf entityType="Expression"><uri>http://purl.tuc.gr/dl/dias/D92BDA33-2FDB-42F8-90B7-74DCC6C5E838</uri><title xml:lang="en">Aπεικόνιση σε FPGA αλγορίθμων δομημένων και μη πλεγμάτων με χρήση εργαλείου HLS</title></isEmbodimentOf><accessRestrictionOnTheManifestation>free</accessRestrictionOnTheManifestation><dateOfPublicationDistribution>2018-06-04</dateOfPublicationDistribution><formOfCarrier>application/pdf</formOfCarrier><extentOfTheCarrier xml:lang="en">1.8 MB</extentOfTheCarrier></manifestation>