URI | http://purl.tuc.gr/dl/dias/87FDDF71-30A5-4AD7-ADBE-2A9674DEE7E8 | - |
Αναγνωριστικό | https://doi.org/10.26233/heallink.tuc.82851 | - |
Γλώσσα | en | - |
Μέγεθος | 80 pages | en |
Τίτλος | Full system architectural simulation on the HARP integrated CPU-FPGA platform | en |
Τίτλος | Πλήρης αρχιτεκτονική προσομοίωση στην ενσωματωμένη CPU-FPGA πλατφόρμα HARP | el |
Δημιουργός | Kyriakidis Konstantinos | en |
Δημιουργός | Κυριακιδης Κωνσταντινος | el |
Συντελεστής [Επιβλέπων Καθηγητής] | Pnevmatikatos Dionysios | en |
Συντελεστής [Επιβλέπων Καθηγητής] | Πνευματικατος Διονυσιος | el |
Συντελεστής [Μέλος Εξεταστικής Επιτροπής] | Dollas Apostolos | en |
Συντελεστής [Μέλος Εξεταστικής Επιτροπής] | Δολλας Αποστολος | el |
Συντελεστής [Μέλος Εξεταστικής Επιτροπής] | Papaefstathiou Ioannis | en |
Συντελεστής [Μέλος Εξεταστικής Επιτροπής] | Παπαευσταθιου Ιωαννης | el |
Εκδότης | Πολυτεχνείο Κρήτης | el |
Εκδότης | Technical University of Crete | en |
Ακαδημαϊκή Μονάδα | Technical University of Crete::School of Electrical and Computer Engineering | en |
Ακαδημαϊκή Μονάδα | Πολυτεχνείο Κρήτης::Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών | el |
Περίληψη | Simulation is vital when developing novel software or hardware systems. Cycle accurate architectural simulators are extremely important tools for verifying experimental hardware platforms, system profiling, and advanced software development. Their main disadvantage is limited throughput when simulating large systems with multiple processing units and peripherals.
This Master’s thesis describes the development process of a series of HW components for Intel’s HARP CPU-FPGA hybrid platform, that will be used to synthesize a Trace-Driven FPGAAccelerated Full-System Architectural Simulator. Essential development steps and protocols, that are required to incorporate accelerators on the HARP platform, are also highlighted. The developed
modules, facilitate high-performance HW components that can accurately and efficiently simulate a highly configurable L1 Cache and 3 highly configurable Branch Predictor HW structures.
Optimal performance for the proposed HW simulator can be achieved when executed in coordination with a fast functional simulator running on SW. A state of the art API exports trace-data from the functional simulation at run time, in order to load the HW modules. Using these data, the HW modules can accurately and efficiently execute architectural simulation. Apart from simulation results and timing statistics, the models can generate the system’s state at different timestamps, depending on the executed traces. These architectural checkpoints can later be used to either validate the functionality of the components, determine the overall system’s behavior using the sampling technique, execute new architectural simulations, or to warm-up other full system simulations. | en |
Τύπος | Μεταπτυχιακή Διατριβή | el |
Τύπος | Master Thesis | en |
Άδεια Χρήσης | http://creativecommons.org/licenses/by/4.0/ | en |
Ημερομηνία | 2019-08-19 | - |
Ημερομηνία Δημοσίευσης | 2019 | - |
Θεματική Κατηγορία | HARP platform | en |
Θεματική Κατηγορία | Hardware architecture | en |
Θεματική Κατηγορία | Architectural simulation | en |
Θεματική Κατηγορία | Trace-Driven | en |
Θεματική Κατηγορία | Sampling | en |
Θεματική Κατηγορία | Hybrid platform | en |
Θεματική Κατηγορία | CCI-P | en |
Θεματική Κατηγορία | System-States | en |
Θεματική Κατηγορία | OPAE | en |
Θεματική Κατηγορία | HARP | en |
Θεματική Κατηγορία | AFU | en |
Θεματική Κατηγορία | ASE | en |
Θεματική Κατηγορία | FIU | en |
Θεματική Κατηγορία | HW | en |
Θεματική Κατηγορία | SW | en |
Θεματική Κατηγορία | BPs | en |
Θεματική Κατηγορία | API | en |
Βιβλιογραφική Αναφορά | Konstantinos Kyriakidis, "Full system architectural simulation on the HARP integrated CPU-FPGA platform", Master Thesis, School of Electrical and Computer Engineering, Technical University of Crete, Chania, Greece, 2019 | en |
Βιβλιογραφική Αναφορά | Κωνσταντίνος Κυριακίδης, "Πλήρης αρχιτεκτονική προσομοίωση στην ενσωματωμένη CPU-FPGA πλατφόρμα HARP", Μεταπτυχιακή Διατριβή, Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης, Χανιά, Ελλάς, 2019 | el |