URI | http://purl.tuc.gr/dl/dias/8300B063-A1AA-4DBB-BD64-AFD31642A8FC | - |
Αναγνωριστικό | https://doi.org/10.1109/SMICND.2018.8539806 | - |
Αναγνωριστικό | https://ieeexplore.ieee.org/document/8539806 | - |
Γλώσσα | en | - |
Μέγεθος | 4 pages | en |
Τίτλος | Modeling of high total ionizing dose (TID) effects for enclosed layout transistors in 65 nm bulk CMOS | en |
Δημιουργός | Nikolaou Aristeidis | en |
Δημιουργός | Νικολαου Αριστειδης | el |
Δημιουργός | Bucher Matthias | en |
Δημιουργός | Bucher Matthias | el |
Δημιουργός | Makris Nikolaos | en |
Δημιουργός | Μακρης Νικολαος | el |
Δημιουργός | Papadopoulou Alexia | en |
Δημιουργός | Παπαδοπουλου Αλεξια | el |
Δημιουργός | Chevas Loukas | en |
Δημιουργός | Χεβας Λουκας | el |
Δημιουργός | Borghello Jiulio | en |
Δημιουργός | Koch Henri D. | en |
Δημιουργός | Faccio Federico | en |
Εκδότης | Institute of Electrical and Electronics Engineers | en |
Περίληψη | High doses of ionizing radiation drastically impair the electrical performance of CMOS technology. Enclosed gate layout remains an effective means to reduce this impact. Nevertheless, high total ionizing dose (TID) effects remain strong. The paper presents an effective approach to analytically model high TID effects in both NMOS and PMOS transistors with enclosed-gate layout in 65 nm commercial CMOS. | en |
Τύπος | Πλήρης Δημοσίευση σε Συνέδριο | el |
Τύπος | Conference Full Paper | en |
Άδεια Χρήσης | http://creativecommons.org/licenses/by/4.0/ | en |
Ημερομηνία | 2019-05-24 | - |
Ημερομηνία Δημοσίευσης | 2018 | - |
Θεματική Κατηγορία | Compact modeling | en |
Θεματική Κατηγορία | EKV model | en |
Θεματική Κατηγορία | Enclosed gate MOSFETs | en |
Θεματική Κατηγορία | High energy physics | en |
Θεματική Κατηγορία | High total ionizing dose | en |
Θεματική Κατηγορία | Radiation | en |
Θεματική Κατηγορία | Space applications | en |
Βιβλιογραφική Αναφορά | A. Nikolaou, M. Bucher, N. Makris, A. Papadopoulou, L. Chevas, G. Borghello, H. D. Koch and F. Faccio, "Modeling of high total ionizing dose (TID) effects for enclosed layout transistors in 65 nm bulk CMOS," in 41st International Semiconductor Conference, 2018, pp. 133-136. doi: 10.1109/SMICND.2018.8539806 | en |