Το έργο με τίτλο Επιτάχυνση διανυσματικού πολλαπλασιασμού πινάκων με χρήση FPGA και HLS από τον/τους δημιουργό/ούς Sidiropoulos Stefanos διατίθεται με την άδεια Creative Commons Αναφορά Δημιουργού 4.0 Διεθνές
Βιβλιογραφική Αναφορά
Στέφανος Σιδηρόπουλος, "Επιτάχυνση διανυσματικού πολλαπλασιασμού πινάκων με χρήση FPGA και HLS", Διπλωματική Εργασία, Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης, Χανιά, Ελλάς, 2017
https://doi.org/10.26233/heallink.tuc.67385