Ιδρυματικό Αποθετήριο [SANDBOX]
Πολυτεχνείο Κρήτης
EN  |  EL

Αναζήτηση

Πλοήγηση

Ο Χώρος μου

Run time system implementation for concurrent H/W S/W task execution on FPGA platforms

Koidis Iosif

Απλή Εγγραφή


URIhttp://purl.tuc.gr/dl/dias/863B5FB2-A595-40B2-913B-DF4E1230A145-
Αναγνωριστικόhttps://doi.org/10.26233/heallink.tuc.26491-
Γλώσσαen-
Μέγεθος76 pagesen
ΤίτλοςRun time system implementation for concurrent H/W S/W task execution on FPGA platformsen
ΔημιουργόςKoidis Iosifen
ΔημιουργόςΚοϊδης Ιωσηφel
Συντελεστής [Επιβλέπων Καθηγητής]Pnevmatikatos Dionysiosen
Συντελεστής [Επιβλέπων Καθηγητής]Πνευματικατος Διονυσιοςel
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Dollas Apostolosen
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Δολλας Αποστολοςel
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Samoladas Vasilisen
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Σαμολαδας Βασιληςel
ΕκδότηςTechnical University of Creteen
ΕκδότηςΠολυτεχνείο Κρήτηςel
Ακαδημαϊκή ΜονάδαTechnical University of Crete::School of Electronic and Computer Engineeringen
Ακαδημαϊκή ΜονάδαΠολυτεχνείο Κρήτης::Σχολή Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστώνel
ΠεριγραφήΜεταπτυχιακή Διατριβή που υποβλήθηκε στην σχολή ΗΜΜΥ του Πολυτεχνείου Κρήτης για την πλήρωση προϋποθέσεων λήψης του Μεταπτυχιακού Διπλώματος Ειδίκευσηςel
ΠερίληψηIn the recent years, technology have made possible to fit a larger number of components on a single chip, and allowed us to realize larger, more complex chips. The large transistor budget can be used to create heterogeneous systems, generally called Multiprocessor Systems-on-Chip (MPSoC). It also allowed the creation of larger FPGA devices, integrating ample amounts of programmable logic, memories, programmable DSP/arithmetic units. Partial reconfiguration (PR) of FPGAs can be used to dynamically extend and adapt the functionality of computing systems, swapping in and out HW tasks. In this thesis we describe the integration process of a Run Time System Manager (RTSM) able to map multiple applications on the underlying architecture, which may consist of microprocessors as software processing elements and Partially Reconfigurable areas as hardware processing elements, and execute them concurrently. In this thesis we describe the integration process of a Run Time System Manager (RTSM) able to map multiple applications on the underlying architecture and execute them concurrently. The RTSM is able to schedule application tasks either on available processor core(s), or at the FPGA hardware resources using partial reconfiguration. The choice is made dynamically based on availability and a gain function VERIFY. We integrate and the RTSM on two different system architectures and corresponding platforms in order to demonstrate the RTSM portability and a real time application is used in order to validate its correctness and potential. The two aforementioned embedded platforms are the Xilinx XUPV5 board which hosts a Virtex 5 LX 110T device and the Zedboard platform which hosts a • Zynq®-7000 All Programmable SoC XC7Z020-CLG484-1.en
ΤύποςΜεταπτυχιακή Διατριβήel
ΤύποςMaster Thesisen
Άδεια Χρήσηςhttp://creativecommons.org/licenses/by/4.0/en
Ημερομηνία2015-06-17-
Ημερομηνία Δημοσίευσης2015-
Θεματική ΚατηγορίαRun time system manageren
Θεματική ΚατηγορίαAdaptive computingen
Θεματική ΚατηγορίαConfigurable computing systemsen
Θεματική ΚατηγορίαReconfigurable computing systemsen
Θεματική Κατηγορίαadaptive computing systemsen
Θεματική Κατηγορίαadaptive computingen
Θεματική Κατηγορίαconfigurable computing systemsen
Θεματική Κατηγορίαreconfigurable computing systemsen
Θεματική ΚατηγορίαField programmable logic arraysen
Θεματική ΚατηγορίαFPGAsen
Θεματική Κατηγορίαfield programmable gate arraysen
Θεματική Κατηγορίαfield programmable logic arraysen
Θεματική Κατηγορίαfpgasen
Βιβλιογραφική ΑναφοράIosif Koidis, "Run time system implementation for concurrent H/W S/W task execution on FPGA platforms", Master Thesis, School of Electronic and Computer Engineering, Technical University of Crete, Chania, Greece, 2015en
Βιβλιογραφική ΑναφοράΙωσήφ Κοΐδης, "Run time system implementation for concurrent H/W S/W task execution on FPGA platforms", Μεταπτυχιακή Διατριβή, Σχολή Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης, Χανιά, Ελλάς, 2015el

Διαθέσιμα αρχεία

Υπηρεσίες

Στατιστικά