Ιδρυματικό Αποθετήριο [SANDBOX]
Πολυτεχνείο Κρήτης
EN  |  EL

Αναζήτηση

Πλοήγηση

Ο Χώρος μου

Σχεδιασμός αρχιτεκτονικής συνόλου εντολών και υλοποίησης VHDL ενός επεξεργαστή VLIW

Παπαδόπουλος Γ.

Απλή Εγγραφή

URIhttp://purl.tuc.gr/dl/dias/F4CE3FF2-3470-47C3-A249-91B210778621-
Αναγνωριστικόhttps://doi.org/10.26233/heallink.tuc.10748-
Γλώσσαen-
ΤίτλοςΣχεδιασμός αρχιτεκτονικής συνόλου εντολών και υλοποίησης VHDL ενός επεξεργαστή VLIWel
ΔημιουργόςΠαπαδόπουλος Γ.el
Συντελεστής [Επιβλέπων Καθηγητής]Πνευματικάτος Διονύσιοςel
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Dollas Apostolosen
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Δολλας Αποστολοςel
Συντελεστής [Μέλος Εξεταστικής Επιτροπής]Σταμούλης Γεώργιοςel
ΕκδότηςΠολυτεχνείο Κρήτηςel
ΕκδότηςTechnical University of Creteen
Ακαδημαϊκή ΜονάδαΠολυτεχνείο Κρήτης::Τμήμα Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστώνel
ΠερίληψηΜη διαθέσιμοel
ΤύποςΔιπλωματική Εργασίαel
Άδεια Χρήσηςhttp://creativecommons.org/licenses/by-nd/4.0/en
Ημερομηνία2014-03-24-
Ημερομηνία Δημοσίευσης2002-
Θεματική ΚατηγορίαΔΙΠ1420el
Βιβλιογραφική ΑναφοράΓ. Παπαδόπουλος, "Σχεδιασμός αρχιτεκτονικής συνόλου εντολών και υλοποίησης VHDL ενός επεξεργαστή VLIW", Διπλωματική Εργασία, Τμήμα Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης, Χανιά, Ελλάς, 2002.el

Διαθέσιμα αρχεία

Υπηρεσίες

Στατιστικά

 

Copyright © DIAS 2013