Ιδρυματικό Αποθετήριο [SANDBOX]
Πολυτεχνείο Κρήτης
EN  |  EL

Αναζήτηση

Πλοήγηση

Ο Χώρος μου

Σχεδιασμός αρχιτεκτονικής συνόλου εντολών και υλοποίησης VHDL ενός επεξεργαστή VLIW

Παπαδόπουλος Γ.

Πλήρης Εγγραφή


URI: http://purl.tuc.gr/dl/dias/F4CE3FF2-3470-47C3-A249-91B210778621
Έτος 2002
Τύπος Διπλωματική Εργασία
Άδεια Χρήσης
Λεπτομέρειες
Βιβλιογραφική Αναφορά Γ. Παπαδόπουλος, "Σχεδιασμός αρχιτεκτονικής συνόλου εντολών και υλοποίησης VHDL ενός επεξεργαστή VLIW", Διπλωματική Εργασία, Τμήμα Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης, Χανιά, Ελλάς, 2002. https://doi.org/10.26233/heallink.tuc.10748
Εμφανίζεται στις Συλλογές

Περίληψη

Μη διαθέσιμο

Διαθέσιμα αρχεία

Υπηρεσίες

Στατιστικά