![Ιδρυματικό Αποθετήριο [SANDBOX]](images/dias.logo.png "Ιδρυματικό Αποθετήριο [SANDBOX]"){kind=logo}
Ιδρυματικό Αποθετήριο [SANDBOX]
Πολυτεχνείο Κρήτης
Πολυτεχνείο Κρήτης
EN
|
EL
| URI | http://purl.tuc.gr/dl/dias/BA80CCF4-002A-42D1-8FE0-DA65D352D381 | - |
| Αναγνωριστικό | https://doi.org/10.26233/heallink.tuc.100753 | - |
| Γλώσσα | en | - |
| Μέγεθος | 4.7 megabytes | en |
| Μέγεθος | 105 pages | en |
| Τίτλος | Mitigating HW-Based side-channel attacks in multi-tenant FPGA environments | en |
| Τίτλος | Μετριασμός των επιθέσεων πλευρικού καναλιού που βασίζονται σε HW σε περιβάλλοντα FPGA πολλαπλών ενοικιαστών | el |
| Δημιουργός | Karachalios Konstantinos | en |
| Δημιουργός | Καραχαλιος Κωνσταντινος | el |
| Συντελεστής [Μέλος Εξεταστικής Επιτροπής] | Dollas Apostolos | en |
| Συντελεστής [Μέλος Εξεταστικής Επιτροπής] | Δολλας Αποστολος | el |
| Συντελεστής [Μέλος Εξεταστικής Επιτροπής] | Georgopoulos Konstantinos | en |
| Συντελεστής [Μέλος Εξεταστικής Επιτροπής] | Γεωργοπουλος Κωνσταντινος | el |
| Συντελεστής [Επιβλέπων Καθηγητής] | Ioannidis Sotirios | en |
| Συντελεστής [Επιβλέπων Καθηγητής] | Ιωαννιδης Σωτηριος | el |
| Εκδότης | Πολυτεχνείο Κρήτης | el |
| Εκδότης | Technical University of Crete | en |
| Ακαδημαϊκή Μονάδα | Πολυτεχνείο Κρήτης::Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών | el |
| Περίληψη | The escalating utilization of Field-Programmable Gate Array (FPGA) at the cloud level in a multi-tenant scenario has introduced several security risks. Prior investigations have demonstrated that an attacker can remotely deploy sensors to monitor the voltage fluctuations induced by the Power Distribution Network (PDN), thereby enabling successful power analysis attacks against cryptographic algorithms. Currently, the two primary methodologies for addressing such challenges are masking and hiding. The combination of these methodologies has shown that introducing supplementary noise into the PDN can effectively obscure the functionality of cryptographic algorithms. To achieve enhanced security, additional cores can be integrated into a system, either running in parallel or remaining inactive, and these are placed within specific Partial Blocks (PBs). Another method involves implementing an Active Fence, which includes Ring Oscillator (RO) strategically positioned between adversarial entities, along with the addition of one or more extra users. This thesis addresses the mapping of an intra-FPGA adversary scenario on the ZedBoard platform, demonstrating the effectiveness of employing additional users as a defense mechanism against Side-Channel Attacks (SCAs). The tests involved different designs with specific partial blocks and various categories of cores. The experimental results highlighted the influence of extra cores as a countermeasure and the impact of the Active Fence when combined with additional users, depending on the number of ROs. The findings indicate that specific categories of cores, such as cryptographic cores, inject more noise into the design, thereby serving as effective defense mechanisms. Furthermore, the addition of the Active Fence significantly complicates the efforts of a malicious entity to execute a successful attack. In summary, this thesis presents quantitative results that FPGA cloud providers can use to assess the advantages of incorporating extra cores on their platforms, as well as the extent to which extra users can act as defense mechanisms when conducting operations in specific PBs. | en |
| Περίληψη | Η αυξανόμενη χρήση των FPGAs στο επίπεδο του νέφους σε ένα σενάριο πολ- λαπλών ενοικιαστών έχει εισάγει αρκετούς κινδύνους ασφάλειας. Προηγούμενες έρευνες έχουν δείξει ότι ένας κακόβουλος χρήστης μπορεί να αποθέσει αισθητήρες απομακρυσμένα για να παρακολουθεί τις τάσεις που προκαλούνται από το PDN, καθιστώντας δυνατή την επιτυχή εκτέλεση επιθέσεων ανάλυσης ισχύος εναντίον κρυπτογραφικών αλγορίθμων. Προς το παρόν, οι δύο κύριες μεθόδοι για την αντιμετώπιση τέτοιων προκλήσεων είναι το masking και το hiding. Μέσω της συνδυασμένης χρήσης αυτών των μεθόδων,η εισαγωγή επιπλέον θορύβου στο PDN μπορεί να αποκρύψει αποτε- λεσματικά τη λειτουργικότητα κρυπτογραφικών αλγορίθμων. Για να επιτευχθεί η ενίσχυση της ασφάλειας, μπορούν να ενσωματωθούν πρόσθετοι χρηστες σε ένα σύστημα, είτε εκτελοντας συγκεκριμένες λειτουργίες είτε παραμένοντας ανενερ- γοί, και αυτοί τοποθετούνται μέσα σε συγκεκριμένα PBs. Μια άλλη μέθοδος περιλαμβάνει την υλοποίηση ενός ενεργού φράχτη, ο οποίος περιλαμβάνει ROs στρατηγικά τοποθετημένους μεταξύ του επιτυθέμενου και του θύτη, μαζί με την προσθήκη ενός ή περισσότερων επιπλέον χρηστών. Αυτή η διπλωματίκη αναφέρεται στην αναγνώριση ενός intra-FPGA σεναρίου στην πλατφόρμα Zed Board, αναδεικνύοντας την αποτελεσματικότητα της τοπο- θέτησης πρόσθετων χρηστών ως μηχανισμού άμυνας για να αποτραπούν SCAs. Οι δοκιμές που πραγματοποιήθηκαν αφορούσαν διαφορετικές σχεδιάσεις με συγ- κεκριμένα PBs και διάφορες κατηγορίες πυρήνων.Επίσης,τα πειραματικά αποτελέσ- ματα ανέδειξαν την επίδραση των επιπλέον χρηστών ως αντίμετρο αλλά και την επίδραση του ενεργού φράχτη, ανάλογα με τον αριθμό των ROs, όταν συνδυάζε- ται με πρόσθετους χρήστες. Τα ευρήματα δείχνουν ότι συγκεκριμένες κατη- γορίες πυρήνων, όπως οι κρυπτογραφικοί πυρήνες, εισάγουν περισσότερο θόρυβο στη σχεδίαση, λειτουργώντας έτσι ως αποτελεσματικοί μηχανισμοί άμυνας. Επι- πλέον, η προσθήκη ενεργού φτάκτη περιπλέκει σημαντικά τις προσπάθειες μιας κακόβουλης οντότητας να εκτελέσει μια επιτυχημένη επίθεση. Συνοψίζοντας, η παρούσα διπλωματική παρουσιάζει ποσοτικά αποτελέσματα που οι πάροχοι νέφους FPGA μπορούν να χρησιμοποιήσουν για να αξιολογήσουν τα πλεονεκτήματα της ενσωμάτωσης επιπλέον πυρήνων στις πλατφόρμες τους, κα- θώς και το βαθμό στον οποίο οι επιπλέον χρήστες μπορούν να λειτουργήσουν ως μηχανισμοί άμυνας σε συγκεκριμένα PBs. | el |
| Τύπος | Διπλωματική Εργασία | el |
| Τύπος | Diploma Work | en |
| Άδεια Χρήσης | http://creativecommons.org/licenses/by/4.0/ | en |
| Ημερομηνία | 2024-08-27 | - |
| Ημερομηνία Δημοσίευσης | 2024 | - |
| Θεματική Κατηγορία | Muti-tenant FPGA security | en |
| Θεματική Κατηγορία | Side-Channel attacks | en |
| Βιβλιογραφική Αναφορά | Konstantinos Karachalios, "Mitigating HW-Based side-channel attacks in multi-tenant FPGA environments", Diploma Work, School of Electrical and Computer Engineering, Technical University of Crete, Chania, Greece, 2024, Chania, Greece, 2024 | en |
| Βιβλιογραφική Αναφορά | Κωνσταντίνος Καραχάλιος, "Μετριασμός των Επιθέσεων Πλευρικού Καναλιού που βασίζονται σε HW σε Περιβάλλοντα FPGA Πολλαπλών Ενοικιαστών", Διπλωματική Εργασία, Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης, Χανιά, Ελλάς, 2024 | el |
Copyright © DIAS 2013
